0
| 本文作者： 吳優(yōu) | 2021-05-25 21:56 |
幾家芯片制造商和無晶圓廠設(shè)計公司正在芯片工藝制程上互相競爭，開發(fā) 3nm和2nm的下一個邏輯節(jié)點(diǎn)工藝與芯片，但將這些技術(shù)投入批量生產(chǎn)既昂貴又困難。
巨頭之間的競爭提出新的問題，這些新節(jié)點(diǎn)投入量產(chǎn)究竟需要多長時間，為什么需要這些新的節(jié)點(diǎn)工藝。
遷移到下一個節(jié)點(diǎn)確實(shí)可以提升性能并減少功耗和面積（PPA），但這已不再是實(shí)現(xiàn)PPA的唯一方法。實(shí)際上，縮小特性對PPA的好處可能不如最小化系統(tǒng)間的數(shù)據(jù)移動多。由于設(shè)備是為特定應(yīng)用而設(shè)計的，因此需要考慮的因素有許多，例如不同類型的高級封裝、硬件和軟件更緊密集成以及處理不同數(shù)據(jù)類型和功能的混合處理元件。
隨著越來越多的設(shè)備連接在一起，越來越多可用程序的出現(xiàn)，我們看到數(shù)據(jù)呈指數(shù)級增長，還看到了完全不同的工作負(fù)載，隨著數(shù)據(jù)和不同使用模型的不斷發(fā)展，可以預(yù)計未來的工作負(fù)載會有更多變化。英特爾副總裁設(shè)計支持部總經(jīng)理加里·巴頓（Gary Patton）在SEMI最近召開的先進(jìn)半導(dǎo)體制造大會的一次主題演講中表示：“這種數(shù)據(jù)演進(jìn)正在推動硬件革命，對計算的需要也與以往不同。技術(shù)節(jié)點(diǎn)向前演進(jìn)是絕對的，但這還不夠，我們還需要解決系統(tǒng)級的異構(gòu)集成，工藝技術(shù)設(shè)計的協(xié)同優(yōu)化、軟硬件之間的優(yōu)化，更重要地，需要持續(xù)推動人工智能和新的計算技術(shù)?！?/p>
因此，盡管晶體管水平性能仍然是一個重要因素，但在從前沿來看，它只是眾多因素中的一個，不過至少在可預(yù)見的未來里，這依然是最大的芯片制造商不愿意放棄或讓步的競爭。三星最近披露了關(guān)于其即將推出3nm工藝的更多細(xì)節(jié)，該工藝基于下一代晶體管類型，稱為全柵極（GAA）FET。本月，IBM開發(fā)了一種基于GAA-FET的2nm芯片。另外，臺積電正在開發(fā)3nm和2nm，英特爾也在開發(fā)更先進(jìn)的工藝，所有這些公司都在開發(fā)一種稱之為納米片F(xiàn)ET的GAA FET，其性能優(yōu)于當(dāng)今的FinFET晶體管，但也更難制造、更加昂貴。
圖1：平面晶體管與FinFET以及GAA FET，來源：Lam Research
預(yù)計3nm的生產(chǎn)將于2022年中開始，2nm的生產(chǎn)將在2023年或2024年之前完成，因此業(yè)界需要為這些技術(shù)做好準(zhǔn)備。不過目前的情況令人疑惑，關(guān)于新節(jié)點(diǎn)和新功能的官方公告并不完全像它們看起來的那樣。一方面，行業(yè)繼續(xù)在不同的節(jié)點(diǎn)上使用傳統(tǒng)的編號方案，但術(shù)語并沒有真正反映出哪家公司領(lǐng)先，另一方面，芯片制造商在所謂的3nm節(jié)點(diǎn)上朝著不同的方向發(fā)展，并不是所有3nm技術(shù)都一樣。
這樣做的好處是每個新節(jié)點(diǎn)都是特定應(yīng)用。在過去的幾個工藝節(jié)點(diǎn)中，晶體管密度提升正在放緩，且性價比在不斷下降，而且很少有公司能夠負(fù)擔(dān)得起僅基于最新節(jié)點(diǎn)的產(chǎn)品設(shè)計和制造能力。另一方面，開發(fā)這些工藝的成本飛漲，配備先進(jìn)晶圓廠的成本也在飛速增長。如今，三星和臺積電是僅有的兩家能夠制造7nm和5nm芯片的供應(yīng)商。
此后，晶體管結(jié)構(gòu)開始發(fā)生變化。三星和臺積電正基于當(dāng)今的FinFET生產(chǎn)7nm和5nm的芯片，三星將轉(zhuǎn)向3nm的納米片F(xiàn)ET，英特爾也在開發(fā)GAA技術(shù)，臺積電計劃將FinFET擴(kuò)展到3nm，然后在2024年左右遷移到2nm納米片F(xiàn)ET。
IBM也正在開發(fā)使用納米片的芯片，但是該公司已經(jīng)幾年沒有生產(chǎn)自己的芯片了，目前將其生產(chǎn)外包給三星。
逐漸混淆的工藝節(jié)點(diǎn)命名規(guī)則
近十年來集成電路行業(yè)一直試圖跟上摩爾定律，力爭每18到24個月芯片中的晶體管密度翻一番。晶體管就像芯片中的開關(guān)一樣，由源極、漏極和柵極組成。在具體功能實(shí)現(xiàn)中，電子從源極流向漏極，并由柵極控制。有些芯片在同一個設(shè)備中有數(shù)十億個晶體管。
盡管非常艱難，芯片制造商還是以18到24個月的周期推出了一種晶體管密度更高的新工藝技術(shù)，從而降低每個晶體管的成本。以這種節(jié)點(diǎn)節(jié)奏，芯片制造商將晶體管的規(guī)格擴(kuò)展了0.7倍，從而使該行業(yè)在同等功率的情況下提供40%的性能提升和50%的面積縮減，這個公式催生了快而新且功能更豐富的芯片。
每一個節(jié)點(diǎn)都有一個數(shù)字標(biāo)識。幾年前，節(jié)點(diǎn)的命名基于一個關(guān)鍵晶體管指標(biāo)，即柵極長度?！袄纾?.5微米技術(shù)節(jié)點(diǎn)生產(chǎn)的晶體管，柵極長度就是0.5微米”，Lam Research大學(xué)項(xiàng)目負(fù)責(zé)人Nerissa Draeger解釋說。
隨著時間的推進(jìn)，柵極長度縮放速度變慢，并在某些時候，它與相應(yīng)的節(jié)點(diǎn)名稱并不匹配。Draeger說：“多年來，技術(shù)節(jié)點(diǎn)的定義不斷發(fā)展，現(xiàn)在被認(rèn)為更像是一個世代的名字，而不是任何關(guān)鍵維度的衡量標(biāo)準(zhǔn)”，Draeger說。
一段時間以來，節(jié)點(diǎn)名稱已經(jīng)成為純粹的營銷名稱。例如，5nm是當(dāng)今最先進(jìn)的工藝，但5nm的規(guī)格還沒有達(dá)成一致，3nm、2nm等也是如此，當(dāng)供應(yīng)商對節(jié)點(diǎn)使用不同的定義時，就更讓人困惑了。英特爾正以10nm工藝生產(chǎn)芯片，這大致相當(dāng)于臺積電和三星的7nm工藝。
多年來，供應(yīng)商或多或少地遵循國際半導(dǎo)體技術(shù)路線圖（ITRS）定義晶體管微縮規(guī)格。2015年，ITRS的工作被叫停，業(yè)界只能自己定義規(guī)格。取而代之的是，IEEE實(shí)施了設(shè)備和系統(tǒng)的國際路線圖（IRDS），該路線圖的重點(diǎn)是延續(xù)摩爾定律（More Moore）和超越摩爾定律（More Than Moore）。
Draeger說：“不變的是，我們期望節(jié)點(diǎn)擴(kuò)展能夠帶來更好設(shè)備性能，更高的電源效率和更少的制造成本?！?/strong>
這并非易事，多年來，供應(yīng)商一直使用傳統(tǒng)的平面晶體管來開發(fā)芯片，但這一結(jié)構(gòu)在10年前的20nm處就已經(jīng)觸礁。平面晶體管仍用于28nm / 22nm及以上的芯片制造，但業(yè)界需要一種新的解決方案，這也就是為什么英特爾在2011年推出了22nm的FinFET，晶圓制造廠緊隨其后推出了16nm / 14nm的FinFET。在FinFET中，電流的控制是通過在Fin的三個邊的每個邊上實(shí)現(xiàn)一個柵極來完成的。
FinFET使業(yè)界能夠繼續(xù)進(jìn)行芯片微縮，但它們也更復(fù)雜、功能更小，導(dǎo)致設(shè)計成本不斷攀升。根據(jù)IBS首席執(zhí)行官漢德爾·瓊斯（Handel Jones）的說法，設(shè)計一款“主流” 7nm芯片的成本為2.17億美元，而設(shè)計一款28nm芯片的成本為4000萬美元。在這種情況下，成本是在一項(xiàng)技術(shù)投產(chǎn)后的兩年或兩年以上后確定的。
7nm及以下，靜態(tài)泄漏再次成為問題，功率和性能效益也開始減少。現(xiàn)在，性能提升在15％到20％的范圍內(nèi)。
在制造方面，F(xiàn)inFET需要更復(fù)雜的工藝、新材料和不同的設(shè)備。這反過來又會提高制造成本?！比绻惆?5nm和5nm進(jìn)行比較，今天我們會看到晶圓成本增加了5倍。這是由于所需處理步驟增加所致”，TEL America副總裁兼副總經(jīng)理本·拉特薩克（Ben Rathsack）說。
隨著時間的推移，擁有生產(chǎn)尖端芯片資源或能夠看到其價值的公司越來越少。如今，GlobalFoundries、三星、中芯國際、臺積電、UMC和英特爾正在生產(chǎn)16nm/14nm的芯片(英特爾稱之為22nm）。但只有三星和臺積電有能力制造7nm和5nm的芯片。英特爾仍在開發(fā)7nm及更高版本，中芯國際也在開發(fā)7nm。
從FinFET轉(zhuǎn)向納米片
在3nm及以下時，微縮變得更加困難。開發(fā)可靠且符合規(guī)范的低功耗芯片面臨一些挑戰(zhàn)。此外，IBS的數(shù)據(jù)顯示，開發(fā)主流3nm芯片設(shè)計的成本高達(dá)5.9億美元，而5nm器件的成本為4.16億美元。
在制造方面，代工廠的客戶可以在3nm走兩條不同的路，但同樣要面臨艱難的選擇和各種權(quán)衡。
臺積電計劃通過縮小5nm FinFET的尺寸來將FinFET擴(kuò)展到3nm，盡可能實(shí)現(xiàn)無縫過渡。IBS的瓊斯說：“ TSMC計劃在2022年第三季度為蘋果公司提供3nm FinFET的量產(chǎn)，計劃在2023年實(shí)現(xiàn)高性能計算。”
不過，這是一項(xiàng)短期策略。當(dāng)鰭片寬度達(dá)到5nm（等于3nm節(jié)點(diǎn)）時，F(xiàn)inFET將接近實(shí)際極限。根據(jù)新的IDRS文件，3nm節(jié)點(diǎn)相當(dāng)于16nm至18nm的柵極長度，45nm的柵極間距和30nm的金屬間距。相比之下，5nm節(jié)點(diǎn)相當(dāng)于18nm至20nm的柵極長度，48nm的柵極間距和32nm的金屬間距。
一旦FinFET碰壁，芯片制造商將遷移到納米片F(xiàn)ET。三星從一開始就采用3nm的納米片F(xiàn)ET，根據(jù)IBS的數(shù)據(jù)，該產(chǎn)品定于2022年第四季度實(shí)現(xiàn)生產(chǎn)。
IBS還稱，臺積電計劃在2024年推出2nm的納米片F(xiàn)ET。英特爾也在開發(fā)GAA。多家無晶圓廠設(shè)計公司正在研究3nm和2nm器件，蘋果等公司計劃將該技術(shù)用于下一代器件。
納米片F(xiàn)ET是從FinFET進(jìn)化而來的。在納米片中，來自FinFET的鰭被放在其側(cè)面，然后被分成單獨(dú)的水平片。片與片之間形成通道。第一納米片F(xiàn)ET將可能具有3個左右的片，用一扇門包裹著所有的薄片或通道。
納米片在結(jié)構(gòu)的四個側(cè)面上實(shí)現(xiàn)了柵極，比FinFET能夠更好地控制電流。Leti的高級集成工程師Sylvain Barraud說：“除了具有更好的柵極控制能力（與FinFET相比）以外，GAA堆疊的納米片F(xiàn)ET還具有更高的有效溝道寬度，從而提供了更高的DC性能。”
相對于FinFET，納米片F(xiàn)ET還具有其他優(yōu)勢。在FinFET中，器件的帶寬被量化，這影響了設(shè)計的靈活性。在納米片中，IC供應(yīng)商有能力改變晶體管中片的寬度。例如，具有更寬薄片的納米片提供了更多的驅(qū)動電流和性能。窄的納米片具有較小的驅(qū)動電流，但占用的面積較小。
“寬范圍的可變納米片寬度提供了更大的設(shè)計靈活性，對于FinFET來說由于鰭片數(shù)量不連續(xù)，更加靈活的設(shè)計性是不可能的。最后，由于使用不同的功函數(shù)金屬，GAA技術(shù)還提出了多種閾值電壓特性”， Barraud說。
首批3nm器件開始以早期測試芯片的形式出現(xiàn)，在最近的一次活動中，三星披露了基于3nm納米片技術(shù)的6T SRAM的開發(fā)。這個設(shè)備解決了一個主要問題，SRAM微縮了器件的面積，但同時也增加了位線（BL）電阻。作為響應(yīng)，三星將自適應(yīng)雙BL和電池供電輔助電路集成到SRAM中。
三星研究員Taejoong Song在論文中說：“提出了一種全能的SRAM設(shè)計技術(shù)，該技術(shù)可以在功耗、性能和面積之外，更自由地提高SRAM容限。此外，提出了SRAM輔助方案來克服金屬電阻，從而最大限度地提高了GAA器件的優(yōu)勢。”
同時，IBM最近展示了一種處于測試階段的2nm芯片。該器件基于納米片F(xiàn)ET，可以集成多達(dá)500億個晶體管，每個晶體管由三個納米片組成，每個納米片的寬度為14nm，高度為5nm?？偟膩碚f，該晶體管具有44nm的接觸多晶硅間距和12nm的柵極長度。
IBM仍在研發(fā)中，目標(biāo)是在2024年推出該芯片。但在任何節(jié)點(diǎn)上，納米片器件在投入生產(chǎn)之前都面臨若干挑戰(zhàn)。IBM混合云研究副總裁Mukesh Khare說：“挑戰(zhàn)的數(shù)量沒有限制。我想說最大的挑戰(zhàn)包括泄漏。如何降低功率？當(dāng)薄板厚度為5nm且通道長度為12nm時，如何提高小尺寸的性能？如何在2nm內(nèi)獲得合理的RC效益？最后，芯片必須優(yōu)于先前的節(jié)點(diǎn)。”
制造納米片F(xiàn)ET是困難的?！霸谌荛T納米片/納米線中，我們必須在看不見的結(jié)構(gòu)下進(jìn)行處理，而在該結(jié)構(gòu)下進(jìn)行測量更具挑戰(zhàn)性。這將是一個更加困難的過渡，” Lam Research計算產(chǎn)品副總裁David Fried說。
在工藝流程中，納米片F(xiàn)ET首先在襯底上形成超晶格結(jié)構(gòu)，外延工具在襯底上沉積硅鍺（SiGe）和硅（Si）的交替層。
這需要極端的過程控制?！皩γ恳粚i / SiGe的厚度和成分進(jìn)行在線監(jiān)測至關(guān)重要，這些參數(shù)是器件性能和量產(chǎn)良率的關(guān)鍵?！?Bruker產(chǎn)品營銷總監(jiān)Lior Levin說?！?/p>
下一步是在超晶格結(jié)構(gòu)中開發(fā)微小的垂直鰭片。然后，形成內(nèi)墊片，形成源極/漏極，接著進(jìn)行溝道釋放工藝。柵極被開發(fā)出來，形成納米片F(xiàn)ET。
圖2：堆疊納米片F(xiàn)ET的工藝流程。資料來源：Leti/半導(dǎo)體工程
晶體管微縮競爭之外，異構(gòu)集成競爭同樣激烈
晶體管微縮只是方程式的一部分。伴隨晶體管未做競爭的持續(xù)，異構(gòu)集成方面的競爭也同樣激烈，許多最先進(jìn)的架構(gòu)不僅包含在單個制程節(jié)點(diǎn)上開發(fā)單片芯片，還包含許多處理元件，包括一些高度專用的元件和不同類型的存儲器。
英特爾的巴頓說：“分布式計算正在推動另一個趨勢，即越來越多特定領(lǐng)域的體系結(jié)構(gòu)。我們看到的另一個趨勢是從整體上分解出特定領(lǐng)域的體系結(jié)構(gòu)，主要由人工智能驅(qū)動，并且為提高效率而量身定制?！?/p>
將復(fù)雜模塊集成到一個封裝中的先進(jìn)封裝方式正在發(fā)揮作用?！艾F(xiàn)在，封裝創(chuàng)新開始在提高產(chǎn)品性能方面發(fā)揮更大的作用?！卑皖D說。
“從一個節(jié)點(diǎn)到另一個節(jié)點(diǎn)的性能、功率和面積肯定涉及到更多因素，” Arm公司技術(shù)副總裁兼專家Peter Greenhalgh說：“如果世界僅依靠晶圓廠來獲得全部收益，您將非常失望。Arm提供了一種LEGO設(shè)計。該樂高積木被添加到其他樂高積木中，以構(gòu)建一個非常有趣的芯片。有許多昂貴的方法可以做到這一點(diǎn)，但也將在一定程度上實(shí)現(xiàn)商品化和協(xié)調(diào)化?！?/p>
向異構(gòu)架構(gòu)過渡的同時，還擴(kuò)展了邊緣范圍，涵蓋了從物聯(lián)網(wǎng)設(shè)備到各種級別的服務(wù)器基礎(chǔ)架構(gòu)的所有方面，以及Google、阿里巴巴、AWS和Apple等系統(tǒng)公司將設(shè)計自己的硬件，以優(yōu)化龐大數(shù)據(jù)中心內(nèi)部特定數(shù)據(jù)流。這掀起了狂熱的芯片設(shè)計活動，將定制和非定制硬件，非標(biāo)準(zhǔn)程序包以及各種方法（例如內(nèi)存和近內(nèi)存處理）結(jié)合在一起，這些方法過去從未獲得過廣泛的關(guān)注。它還著重于如何對處理進(jìn)行分區(qū)，哪些組件和流程需要在微體系結(jié)構(gòu)中確定優(yōu)先級，以及基于特定異構(gòu)設(shè)計的各種組件的最佳工藝節(jié)點(diǎn)是什么。
Greenhalgh說：“視頻加速就是一個很好的例子。如果您是一家云服務(wù)器公司，并且要進(jìn)行大量的視頻解碼和編碼，那么您就不想在CPU上這樣做。您要在其中放置視頻加速器。這是一個范式轉(zhuǎn)變?！?/strong>
因此，存有更多不同種類的處理器元件，還有一些擴(kuò)展是現(xiàn)有處理器核心的開發(fā)。
Synopsys的高級市場營銷經(jīng)理Rich Collins表示：“我們一直有能力通過添加自定義指令或連接自定義加速器擴(kuò)展架構(gòu)（用于ARC處理器）?，F(xiàn)在的不同之處在于，越來越多的客戶正在利用這一優(yōu)勢。人工智能是一個時髦的詞，它意味著很多不同的東西，在這個術(shù)語后面，我們看到了很多變化，越來越多的公司在標(biāo)準(zhǔn)處理器上添加了神經(jīng)網(wǎng)絡(luò)引擎?！?/p>
這些變化不僅僅是技術(shù)上的，也需要芯片公司內(nèi)部做成一些改變。從各種工程師團(tuán)隊(duì)的組成到公司本身的結(jié)構(gòu)。
英飛凌汽車高級副總裁Shawn Slusser表示：“過去，你會發(fā)明一堆產(chǎn)品，將它們放在一堆數(shù)據(jù)手冊中，然后人們會嘗試找到它們。由于設(shè)備的復(fù)雜性和使用壽命，這種方法不再見效?，F(xiàn)在，我們正在研究一種更像是半導(dǎo)體超級市場的模型。如果你想將現(xiàn)實(shí)世界與數(shù)字世界聯(lián)系起來，那么一切都可以在同一個地方得到，包括產(chǎn)品、人員和專業(yè)知識?！?/p>
較大的公司一直在內(nèi)部發(fā)展這種專業(yè)模式，這在蘋果的M1芯片中很明顯。M1是使用臺積電的5nm工藝開發(fā)的，它集成了Arm V8內(nèi)核、GPU、自定義微體系結(jié)構(gòu)、神經(jīng)引擎和圖像信號處理器，所有這些都集成在一個系統(tǒng)級封裝中。盡管該設(shè)計的性能可能不如使用標(biāo)準(zhǔn)行業(yè)基準(zhǔn)的其他芯片那樣出色，但運(yùn)行Apple應(yīng)用程序的性能和功耗方面的改進(jìn)顯而易見。
根據(jù)行業(yè)估計，截至今天已有約200家公司正在開發(fā)或已經(jīng)開發(fā)出加速器芯片，其中有多少能存活還不得而知，最終走向解體是不可避免的。在邊緣，汽車、安全系統(tǒng)、機(jī)器人、AR / VR甚至智能手機(jī)生成的數(shù)據(jù)太多，無法將所有數(shù)據(jù)發(fā)送到云端進(jìn)行處理。它花費(fèi)的時間太長，并且需要太多的功耗、內(nèi)存和帶寬。很多數(shù)據(jù)都需要進(jìn)行預(yù)處理，硬件處理這些數(shù)據(jù)的優(yōu)化程度越高，電池壽命就越長、功耗也就越低。
這就是為什么風(fēng)險投資在過去幾年中一直向硬件初創(chuàng)公司投入資金的原因。在接下來的12到24個月內(nèi)，預(yù)計該領(lǐng)域投資將顯著減少。
Flex Logix首席執(zhí)行官Geoff Tate表示：“合理推斷，隨著公司進(jìn)入市場并與客戶互動，這一窗口將開始關(guān)閉。在接下來的12個月中，投資者將開始獲得真正的數(shù)據(jù)，看看哪種架構(gòu)真正獲勝。在過去的幾年里，誰擁有最好的PPT是關(guān)鍵。客戶將加速視為運(yùn)行神經(jīng)網(wǎng)絡(luò)模型的必要條件，對于模型來說，它將運(yùn)行多快，需要多少功率以及要花費(fèi)多少成本？ 他們將依據(jù)這些條件選出最適合自己比賽或符合條件的模型?！?/p>
設(shè)計也在云端發(fā)生變化。在云計算中，更快的處理以及準(zhǔn)確確定處理地點(diǎn)的能力可能會對能效以及數(shù)據(jù)中心的容量產(chǎn)生重大影響。例如，不只是將DRAM連接到一顆芯片上，DRAM還可以在許多服務(wù)器之間共享，從而使工作負(fù)載可以分布在更多計算機(jī)上。這不僅為負(fù)載平衡提供了更高的粒度，而且還提供了散熱的方式，從而減少了對冷卻的需求，并有助于延長服務(wù)器的使用壽命。
Rambus資深研究員、發(fā)明家史蒂文·伍（Steven Woo）說：“其中一些數(shù)據(jù)中心中有成千上萬臺服務(wù)器，全球有數(shù)以萬計的數(shù)據(jù)中心。現(xiàn)在，你得想辦法將它們捆綁在一起。有一些新技術(shù)即將問世。一種是DDR5，它具有更高的電源效率，更遙遠(yuǎn)一點(diǎn)的是Compute Express Link（CXL）。長期以來，能夠放入服務(wù)器的內(nèi)存量是有限的，但現(xiàn)在由于能夠在云中執(zhí)行更多工作并租用虛擬機(jī)，工作負(fù)載的范圍要大得多。CXL使你能夠在系統(tǒng)中擁有基本配置，還可以擴(kuò)展可用的內(nèi)存帶寬和容量。因此，現(xiàn)在你可以突然支持比以前更大范圍的工作負(fù)載。”
結(jié)論
爭奪更加先進(jìn)的幾個制程節(jié)點(diǎn)的競爭仍在繼續(xù)。剩下的問題是，當(dāng)公司可以通過其他方式獲得足夠的收益時，哪些公司愿意花時間和金錢在這些節(jié)點(diǎn)上開發(fā)芯片。
不同市場的經(jīng)濟(jì)和動態(tài)正在迫使芯片制造商評估如何以最大的投資回報率來最好地應(yīng)對市場機(jī)會，在某些情況下，這可能遠(yuǎn)遠(yuǎn)超出開發(fā)先進(jìn)芯片的成本。實(shí)現(xiàn)不同目標(biāo)有很多選擇，到達(dá)同一目標(biāo)的方法通常也不止一種。
雷鋒網(wǎng)編譯，原文作者M(jìn)ark LaPedus and Ed Sperling雷鋒網(wǎng)雷鋒網(wǎng)
原文鏈接https://semiengineering.com/the-increasingly-uneven-race-to-3nm-2nm/
相關(guān)文章：
揭秘3nm/2nm工藝的新一代晶體管結(jié)構(gòu)
雷峰網(wǎng)原創(chuàng)文章，未經(jīng)授權(quán)禁止轉(zhuǎn)載。詳情見轉(zhuǎn)載須知。
