0
過去幾十年間，英特爾憑借摩爾定律和先進半導體制程持續(xù)引領行業(yè)的發(fā)展。但摩爾定律的放緩以及在10納米制程上的一再延期讓許多人對英特爾的領導力失去了信心。英特爾新任CEO Pat Gelsinger也說，英特爾需要加速創(chuàng)新的節(jié)奏。
不過，英特爾在先進制程上不被看好還有一個關鍵原因就是節(jié)點命名。因此，繼今年三月宣布IDM 2.0計劃之后，英特爾今天又公布了最新的半導體制程和先進封裝的路線圖。英特爾計劃在2024年用Intel 20A制程將半導體行業(yè)帶入埃米時代（1納米=10埃米）。
“對于未來十年走向超越1納米節(jié)點的創(chuàng)新，英特爾有著一條清晰的路徑。在窮盡元素周期表之前，摩爾定律都不會失效，英特爾將持續(xù)利用硅的神奇力量不斷推進創(chuàng)新?！盤at Gelsinger表示。
Pat信心滿滿的表示英特爾回來了。
他認為，英特爾在先進制程和封裝技術上的創(chuàng)新，將使其在2024年在制程性能水平上與同行齊頭并進，在2025年再度領先業(yè)界。
英特爾在今天也宣布AWS將成為第一個使用英特爾代工服務（IFS）封裝解決方案的客戶。英特爾也將與高通合作，共同開啟半導體的埃米時代。同時，英特爾今天討論的許多創(chuàng)新技術也會向IFS客戶提供。
英特爾全新節(jié)點命名體系，未來五年節(jié)點每年更新
芯片工藝制程最初是微米級別，其命名方式與晶體管的柵極長度相對應，后來晶體管越來越小，柵極長度越來越微縮，芯片工藝制程實現(xiàn)從微米級到納米級別的飛躍，這時命名法則依然同柵極長度一一對應。
到了1997年，由于應變硅（strained silicon）等新技術的出現(xiàn)，晶體管柵極長度的微縮不再是提高芯片性能最重要的指標，加上芯片市場化的日益成熟，包括英特爾在內(nèi)的許多芯片公司的工藝節(jié)點命名方法開始不再與實際的晶體管的柵極長度相匹配，而是使用各不相同的制程節(jié)點命名和編號規(guī)則，節(jié)點命名規(guī)則“百花齊放”。
如今，整個行業(yè)，包括英特爾在內(nèi)，使用著各不相同的制程節(jié)點命名和編號方案，這些多樣的方案既不再指代任何具體的度量方法，也無法全面展現(xiàn)該如何實現(xiàn)能效和性能的最佳平衡。
“今天，英特爾想要更新自己的命名體系，以創(chuàng)建一個清晰、一致和有意義的框架，來幫助我們的客戶對整個行業(yè)的制程節(jié)點演進有一個更準確認知，進而做出更明智的決策。”英特爾CEO Pat Gelsinge說道。
英特爾命名體系基于客戶看中的關鍵技術參數(shù)而提出，即性能、功率和面積（PPA），且將從下一代節(jié)點開始生效。
目前，英特爾正在生產(chǎn)10納米SuperFin節(jié)點的芯片，10nm晶圓的數(shù)量已經(jīng)遠超同期生產(chǎn)的14nm晶圓的數(shù)量，這一代產(chǎn)品的命名將不會改變。
原本英特爾10納米SuperFin節(jié)點的下一代被稱之為Enhaned SuperFin，現(xiàn)在更名為Intel 7，Intel 7之后是Intel 4和Intel 3，Intel 3的下一代，將被稱為Intel 20A，摩爾定律持續(xù)有效，半導體進入原子水平之上的時代——埃米時代。
2021年推出Intel 7系列產(chǎn)品
同10納米SuperFin相比，Intel 7每瓦性能將提升大約10%-15%，與一個完整制程節(jié)點的性能增益相當。
英特爾的全球技術開發(fā)團隊負責人Ann Kelleher博士介紹，Intel 7的性能提升主要源于幾項技術創(chuàng)新：通過采用更高應變性能和更低電阻的材料讓電子更快地通過通道，以新型高密度蝕刻技術和流線型結(jié)構(gòu)實現(xiàn)更好的能耗控制，用更高的金屬堆棧改進電能傳輸，實現(xiàn)布線優(yōu)化。
Intel 7的產(chǎn)品——Alder Lake客戶端系列將于2021年推出，隨后是面向數(shù)據(jù)中心的Sapphire Rapids，將于2022年第一季度投產(chǎn)。此外，Ponte Vecchio GPU也將采用Intel 7工藝，于2022年初上市，其中集成了基片（base tiles）和Rambo緩存晶片（Rambo cache tiles）。
2022年投產(chǎn)首個完全采用EUV的Intel 4
Intel 4是英特爾首個完全采用極紫外光刻（EUV）技術的制程節(jié)點。EUV采用高度復雜的透鏡和反射鏡光學系統(tǒng)，將13.5納米波長的光對焦，從而在硅片上刻印極微小的圖樣。相較于之前使用波長為193納米的光源的技術，這是巨大的進步。
雷鋒網(wǎng)了解到，面向客戶端的Meteor Lake和面向數(shù)據(jù)中心的Granite Rapids都見將基于Intel 4 ，于2022年下半年投產(chǎn)，2023年出貨。
在芯片代工領域，臺積電能夠保持其領先地位，最先研發(fā)并量產(chǎn)出5納米工藝節(jié)點芯片，重要原因之一就是采用了EUV光刻技術，且與ASML保持著良好的合作關系。
Ann Kelleher表示，將EUV投入量產(chǎn)，需要構(gòu)建一個以該設備為中心的完整供應鏈生態(tài)——光刻膠、掩模生成、蒙版加附、計量檢測。英特爾努力構(gòu)建EUV生態(tài)，也有一些優(yōu)勢，比如其子公司IMS作為EUV多波束掩?？虒憙x的全球主要供應商，能夠為EUV光刻技術提供掩模必備工具。
EUV也將成為英特爾實現(xiàn)再次實現(xiàn)制程領先的關鍵。英特爾稱其正在同ASML定義、構(gòu)建和部署下一代EUV工具，高數(shù)值孔徑EUV（High-NA EUV），集成更高精度的透鏡和反射鏡，刻印出更微小的圖樣，有望率先獲得業(yè)界第一臺High-NA EUV光刻機，并計劃在2025年成為首家在生產(chǎn)中實際采用High-NA EUV的芯片制造商。
“這些進展也取決于我們和業(yè)界其他關鍵參與者的密切合作。與包括應用材料（Applied Materials）、泛林集團（LAM Research）和東電電子（TEL）在內(nèi)的設備供應商的合作。”Ann Kelleher表示。
一位微電子研究員表示，臺積電現(xiàn)在用的EUV光刻機應該是0.33數(shù)值孔徑，到了下一個工藝節(jié)點，比如3納米，就需要使用多重曝光，但如果使用High-NA EUV，即0.55na，就只需要一次曝光。目前ASML正在研發(fā)High-NA EUV光刻機。
2023年下半年開始生產(chǎn)Intel 3產(chǎn)品
較之Intel 4，Intel 3將在晶體管每瓦性能上實現(xiàn)約18%的提升，在功耗和面積上也會有所改進。
這主要是因為Intel 3增加了一個比Intel 4更高密度、更高性能的庫，提高了內(nèi)在驅(qū)動電流，以完全優(yōu)化FinFET晶體管，通過減少通孔電阻，優(yōu)化了互連金屬堆棧，與Intel 4相比，在更多工序中增加了EUV的使用。
2024年用Intel 20A開啟半導體埃米時代
Intel 3之后的下一個節(jié)點是Intel 20A，這將是英特爾能否實現(xiàn)再次引領半導體制造的關鍵節(jié)點。Intel20A有將采用全新的晶體管架構(gòu)RibbonFET，采用創(chuàng)新技術PowerVia。英特爾宣布，高通將會在Intel 20A制程上與其合作。
RibbonFET 是英特爾對Gate All Around晶體管的實現(xiàn)，它將成為英特爾自 2011 年率先推出 FinFET 以來的首個全新晶體管架構(gòu)。Gate All Around已經(jīng)在業(yè)界被研發(fā)多年，通過堆疊多個通道，即納米帶，可以實現(xiàn)與多個鰭片相同的驅(qū)動電流，但占用的空間更小。
“我們預計RibbonFET晶體管帶來的性能和密度提升，將超過如今的FinFET晶體管。”負責領導這一技術研究的Sanjay Natarajan表示。
PowerVia 的創(chuàng)新點在于，傳統(tǒng)的互連技術是在晶體管層的頂部進行互聯(lián)，PowerVia則將電源線置于晶體管下面，也就是晶體管的背面，可以騰出更多的資源用于優(yōu)化信號布線并減少時延。
英特爾研究院副總裁、英特爾中國研究院院長宋繼強告訴雷鋒網(wǎng)，PowerVia是業(yè)界都在研究的技術，主要在設計和工具方面面臨著挑戰(zhàn)。
“事實上，我們希望在更早的制程節(jié)點上測試PowerVia，以確保這項開創(chuàng)性的技術完全準備就緒，2024年在Intel 20A中全面采用。”Sanjay說。
物理意義上，埃米是晶體學、原子物理、超顯微結(jié)構(gòu)等常用的長度單位，是比納米更小的單位，10埃米等于1納米。Intel 20A 標志著半導體埃米時代的啟幕，或?qū)⒊蔀橹瞥碳夹g的又一個分水嶺。
在更遠的未來，Intel 20A下一代工藝Intel 18A也已在研發(fā)中，預計將在2025年初推出，將會對RibbonFET進行改進，實現(xiàn)晶體管性能的又一次飛躍?！暗且^一段時間大家才能獲得更多的相關信息，因為可預測性對客戶至關重要，在整個開發(fā)過程中我們始終專注于進度的可預測性?！盨anjay補充表示。
需要指出的是，英特爾今天宣布的新制程技術，全部都是在美國本土開發(fā)，將會在英特爾美國俄勒岡州的晶圓廠開始投入大規(guī)模生產(chǎn)。
對于英特爾更新節(jié)點的命名，賽迪顧問高級分析師呂芃浩持積極態(tài)度，他對雷鋒網(wǎng)表示：“工藝節(jié)點都是各個企業(yè)自主命名的，本身技術節(jié)點命名上有差距。在同一技術節(jié)點，英特爾其實是相對領先的，比如英特爾的10nm工藝跟臺積電和三星的7nm基本相當?shù)?。采用新的命名可以跟其它代工企業(yè)的技術節(jié)點保持一致，避免這個命名不同帶來的技術落后的假象。按照新的技術路線，英特爾在節(jié)點上就是一致了，很快達到相同水平”
一位資深半導體專家也非常看好英特爾最新的路線圖。他表示：“英特爾在先進制程方面的能力非常強，最近幾年反而落后了，這次的發(fā)布應該是解決了某些瓶頸，我對英特爾在先進制程方面實現(xiàn)反超有信心?！?/p>
“按照最新的命名，Intel 7 已經(jīng)開始量產(chǎn)，Intel 4 和Intel 3應該也是能夠按照路線圖實現(xiàn)的。至于后續(xù)工藝將采用新的結(jié)構(gòu)，還有待觀察。”呂芃浩同時指出。
2.5D封裝下一代研發(fā)進行時，3D Foveros新技術2023年量產(chǎn)
隨著工藝節(jié)點的演進，先進封裝所扮演的角色也越來越重要，通過縱向擴展和堆疊晶片實現(xiàn)摩爾定律效應，正在實施IDM 2.0的英特爾看到了這一點，同時更新了先進封裝的路線圖。
2.5D封裝解決方案EMIB下一代正研發(fā)
2017年，英特爾開始出貨基于其2.5D封裝解決方案EMIB的產(chǎn)品，Sapphire Rapids，成為業(yè)界首個提供幾乎與單片設計相同性能的，但整合了兩個光罩尺寸的器件（dual-reticle-sized device）。
與標準封裝互連相比，EMIB具有2倍的帶寬密度和4倍的能效提升。目前，英特爾正在研發(fā)下一代EMIB技術，將從現(xiàn)有的55微米凸點間距縮短至45微米，并將在第三代中進一步縮短至40微米。
“我們還將在92x92毫米的封裝上使用45微米間距的EMIB，這將是世界上最大的球柵陣列封裝?！盇nn Kelleher表示。
3D封裝技術Foveros升級更新
在Foveros方面，Meteor Lake是在客戶端產(chǎn)品中實現(xiàn)Foveros技術的第二代部署，采用Foveros技術的Meteor Lake有幾個特點，具有 36微米的凸點間距，不同晶片可基于多個制程節(jié)點，熱設計功率范圍為 5-125W。
今年三月份，英特爾已經(jīng)透露Ponte Vecchio GPU將是首個同時采用EMIB和第二代Foveros技術的產(chǎn)品。
在去年的架構(gòu)日上，英特爾簡單介紹了基于Foveros兩項全新的封裝技術，F(xiàn)overos Omni與Foveros Direct，今天英特爾更加詳細地介紹了這兩項新技術。
Foveros Omni采用了硅通孔技術和封裝銅柱通孔技術的組合，在密集的裸片到裸片的互連中來平衡高速信號和電能傳輸 為模塊化設計和裸片到裸片的互連，裸片到裸片互連從36微米的微凸點間距縮減至25微米，凸點密度翻了四倍，達到1600 IO/mm2。它允許將多個分解的頂片與多個基片集成，頂片和基片都可以基于不同晶圓制程節(jié)點混合搭配，從而使得設計更加靈活。
Foveros Direct 是對 Foveros Omni 的補充，實現(xiàn)了向直接銅對銅鍵合的轉(zhuǎn)變，它可以實現(xiàn)低電阻互連，并使得從晶圓制成到封裝開始，兩者之間的界限不再那么截然，同時這一封裝技術也實現(xiàn)了10微米以下的凸點間距，使3D堆疊的互連密度提高了一個數(shù)量級，為功能性裸片分區(qū)提出了新的概念，這在以前是無法實現(xiàn)的。
Foveros Direct 與 Foveros Omni ，預計將于 2023年用到量產(chǎn)的產(chǎn)品中。
“Foveros Direct這個名字源于向無焊料直接銅對銅鍵合的轉(zhuǎn)變，它可以實現(xiàn)低電阻互連。這項技術將改變異構(gòu)集成，真正將封裝技術提升至全新水平。從晶圓制成到封裝開始，兩者之間的界限正變得不那么截然?！庇⑻貭柾苿臃庋b創(chuàng)新路線圖的負責人Babak Sabi如此表示。
宋繼強強調(diào)，除了能夠?qū)崿F(xiàn)互連擴展的組裝技術外，英特爾還擁有業(yè)界領先的先進分揀技術，能夠在進行基于EMIB和Foveros的封裝之前，對“已知優(yōu)質(zhì)晶片”進行更精確的識別。這些創(chuàng)新有助于英特爾優(yōu)化產(chǎn)品性能和良率——這是實現(xiàn)經(jīng)濟型制造的關鍵。
Ann Kelleher也透露了英特爾2025年之后制程和封裝發(fā)展方向，程技術創(chuàng)新方面，2025年后的未來節(jié)點將利用堆疊NMOS/PMOS，把Gate All Around提升至全新水平。先進封裝方面將在未來幾代技術中從電子封裝過渡到集成硅光子學的光學封裝。
代工服務“開業(yè)大吉”，招攬大客戶AWS與高通
今年3月，Pat Gelsinger對外宣布英特爾將啟動升級IDM 2.0戰(zhàn)略，除了設計制造自家產(chǎn)品以外，還將根據(jù)需求混合使用內(nèi)部和外部代工，讓客戶使用其制造技術來制造芯片，為此，英特爾還成立了新的業(yè)務部門，IFS （Intel Foundry Services）。
“新”包括系列制程和封裝技術，支持x86、ARM和RISC-V生態(tài)系統(tǒng)的生產(chǎn)，支持行業(yè)標準設計工具（EDA工具）和工作流?？蛻艨梢允褂眯袠I(yè)標準工藝開發(fā)套件（PDK）來設計芯片，并交給英特爾制造。
IDM2.0的規(guī)劃與暢想是令人振奮的，但為內(nèi)部制造芯片與服務產(chǎn)業(yè)有著截然不同的商業(yè)邏輯和思路，誰會選擇英特爾的代工業(yè)務成為業(yè)界都好奇的問題。
在今天的會議上，這一問題有了答案。AWS、高通兩家公司已經(jīng)展開同英特爾代工方面的合作，率先成為英特爾代工服務的客戶。其中，AWS同英特爾在先進封裝方面展開合作，高通則是在Intel 20A上與其合作。
“我很高興地宣布英特爾已經(jīng)與AWS簽約，它們將成為我們的第一個使用英特爾代工服務（IFS）封裝解決方案的客戶。此外，我也非常高興英特爾與高通合作，他們將采用Intel 20A制程工藝技術。”Pat Gelsinger興奮地表示。
用Pat Gelsinger的話來講，英特爾的代工業(yè)務正揚帆起航。
不過，一位在芯片行業(yè)有20多年從業(yè)經(jīng)驗的人士曾向雷鋒網(wǎng)表示，英特爾從自用工廠轉(zhuǎn)為代工業(yè)務主要面臨四個方面的挑戰(zhàn)：
信任度問題。代工廠可以看見芯片公司的設計、出貨量、非常精細的出貨節(jié)奏，甚至是超級機密的數(shù)字，透露給任何一家大半導體公司都很危險。這也是臺積電只做代工模式的原因，客戶信任度高。
工具交付問題。服務公司內(nèi)部的團隊和工具可以一邊做一邊設計打磨，而服務產(chǎn)業(yè)與客戶配合度不如服務內(nèi)部順暢。英特爾的后端工具涉及專利技術，開放與不開放，對客戶來說都是問題。
IP。代工廠需要提供很多IP給設計公司，英特爾的IP價格昂貴，會影響代工業(yè)務收入。
供貨優(yōu)先級。當英特爾自己的芯片與同類型高端芯片爭奪產(chǎn)能問題時，供貨緊張的情況下，英特爾是否會故意不給客戶供貨，以及讓自家的芯片產(chǎn)品獲利。
另一位芯片設計行業(yè)資深人士同樣不太看好英特爾做代工，認為IDM與代工存在天然沖突，如果代工成能夠轉(zhuǎn)變模式獨立運營，可能會是更好的選擇。“先進制程投入太大，英特爾無法自己消化，需要找到一些Fabless一起抗，這也是TSMC的發(fā)展路徑，如果往后幾代沒有人和英特爾共同承擔，英特爾可能會遇到大問題?！?/p>
“但如果代工服務向中國客戶開放，是英特爾不錯的選擇?！边@位資深人士補充道。
寫在后面
56年前，英特爾創(chuàng)始人之一戈登·摩爾率先提出摩爾定律，為整個半導體行業(yè)定下發(fā)展方向，各家芯片公司以此為中心進行一場又一場的激烈角逐。
隨著摩爾定律逼近1納米，業(yè)界又出現(xiàn)了許多關于超越摩爾定律和延續(xù)摩爾定律的探討，如今英特爾提出埃米時代，曾經(jīng)一度以為就快走到盡頭的摩爾定律，似乎又有了新的生機。
相關文章：
英特爾新任CEO重磅宣布！提供新代工服務，7nm小芯片本季度完成設計
雷峰網(wǎng)原創(chuàng)文章，未經(jīng)授權(quán)禁止轉(zhuǎn)載。詳情見轉(zhuǎn)載須知。
